|
摘 要：匹配滤波器因具有大的时间带宽积而在扩频和CDMA通信中受到极大重视，不仅作为快速捕获和RAKE分集等传统技术的最佳方案，而且在多用户检测、智能 天线、多速率甚至是软切换等方面也都能发挥其优势；对匹配滤波器捕获的基本 原理进行了研究并着重讨论了其多种FPGA实现结构。 关键词：直接序列扩频；数字匹配滤波器；折叠滤波；部分相关 20世纪80年代末90年代初，直接序列扩频码分多址（DS/CDMA）开始进入商用，宽带码分多址（BCDMA）的概念也相继提出，对具有大TW(时间带宽积，越大表明多址能力越强)值的匹配滤波器需求强烈，随着超大规模集成电路（VLSI）和逻辑可编程门阵列（FPGA）的发展使这一需求得以满足。针对CDMA通信中的快速捕获和各种实际情况折叠滤波、部分相关等多种数字匹配滤波器（DMF）结构相继提出。 1DMF码元捕获的基本原理 设接收到的中频采样信号为： 
点击此处查看全部新闻图片
其中AK=±1为第k个信息符号；PN(nTS)为码片周期为L的PN序列；该PN序列的码片速率为fpn；TS=1/fs为采样周期；fc为中频信号的中频频率；Φ0为中频 的初始相位，是均匀分布于［0，2π］的随机变量。a(nTS)是均值为0，方差为δ2 的正态分布的白噪声。设fc已知，则选取本地匹配滤波器为与Φ0无关的复指数型函数 ：
点击此处查看全部新闻图片
其中信息分量：
点击此处查看全部新闻图片 
点击此处查看全部新闻图片
可以看出m=0 时，|RS(m)|取得最大值，则在无噪声时只要找出|RS(m)|的最大值点即为码元同步的起 点。可见码元捕获方法的依据是PN序列尖锐的自相关特性，在一个信息符号长度内做循环相关，相关值的模的最大位置即为码元起点。
2传统串行匹配滤波器 传统串行数字匹配滤波器有如图2所示的2种等价结构。 
点击此处查看全部新闻图片 本地码aN-1…a0预先存储于FPGA寄存器中，a0是本地码首位（为了节省slice，一般本地码用片内RAM存储），输入抽样数据Xi从左端送入匹配滤波器 ，经过乘法和加法运算每一个时钟周期都有一个相关值输出。设本地码长L=256，对于图2的第一种结构意味着至少256个抽头，对应256 个乘法单元，加法网络需要至少8级流水线结构，因此采用传统串行结构设计实现匹配滤波器所消耗资源是非常大的。设每个样点采用6b量化，过采样率为4，对于FPGA器件占用触发器数目可以用下面的公式来计算［1］：占用触发器数=每个样点的量化位数×过 采样率×抽头数目，因此第一种结构需要的触发器数为6×4×256=6 144相当于3 072 个 slice。第二种等价结构虽然减少了加法器网络，但随着每级加法器后面寄存器位宽的增加 硬件规模仍然很庞大。采样时间间隔为1/4TC（TC =1/fC），平均捕获时间T a=( L+L/2)TC =3/2LTC，而一般采用滑动相关的方法平均捕获时间Ta=LTD，其中TD为 滑动相关的相关积分时间，所以传统串行匹配滤波器结构虽然占用的资源大，但实现简单，捕获时间短，随着大规模集成电路的发展，在快速捕获中具有很强的生命力。 () | 
