无线通信电台的通信协议研究

摘　要：通信协议是通信系统在通信链路上实现复杂任务的软件构架及程序编写规则，任何通信系统之所以能正常工作离不开通信协议的支持。本文以研制一种通信电台为例，提出了一种适合无线通信电台的通信协议，实验结果证明此协议具有很好的性能。
　　关键词：通信电台；通信协议；DSP；FPGA

一、引言
　　任何通信系统均有一定的通信协议支持来完成通信的任务，一般通信系统至少包括物理层通信协议和链路层通信协议。物理层通信协议用于在数据链路的实体之间为位传输所需要的物理连接的建立、保持和拆断提供电气的、机械的、功能性的特性。链路层协议是在通信系统的物理层正常工作的基础上进一步管理和控制，主要完成建立链路、拆除链路、流量控制、同步控制和差错控制的功能。本文提出的通信协议主要包括物理层协议和链路层协议，经过通信电台的试验证明它是一种可靠的高效的通信协议，具有较高的理论意义和工程应用价值。

二、通信协议的原理
　　本文提出的一种通信协议用在一种无线通信电台上，此协议能很好地满足此通信电台间歇式工作的要求，其原理如图1所示。

　　当无线通信电台的天线接收到信息时，上变频模块把射频端的数据送给现场可编程门阵列器件（FPGA）进行解码，FPGA解码后的数据放在FPGA的发送数据缓冲区，此缓冲区大小设置为1024 byte大小，当此缓冲区满时产生一中断信号触发数字信号处理器（DSP），DSP内开辟一个大小为1 024 byte的缓冲区txqueue，txqueue通过数据总线方式接收FPGA发来的数据，当txqueue满时，再通过DSP的定时器中断方式把 txqueue内的1 024 byte的数据发往接口器件（MAX3111E）内的发送数据Buffer，此Buffer内的数据最终发往个人计算机(PC)，PC机对这些数据进行分析和处理。
　　当PC机有数据和命令要发送时，首先把PC内的数据或命令以9 600 bps的速度通过MAX3111E的接收数据FIFO发送到DSP中1 024 byte大小的数据缓冲区rxqueue，当rxqueue的数据满时，查询FPGA的接收数据缓冲有没有空，如果FPGA的接收缓冲区空时，则把 rxqueue的数据发往FPGA的接收数据缓冲区，FPGA对接收缓冲区的数据进行编码处理后送上变频模块。PC机发送的帧包括命令帧和数据帧，帧结构如表1和表2所示。

　　命令帧用于向DSP发送开机、关机、复位等命令用来监控电台的工作，数据帧用于定义PC和DSP进行数据交换的格式。命令帧共5 byte，即5×8 bit，其中帧头为70 H、70 H表示一帧开始传输，data1表示所要发送的命令（包括开机、关机、复位等），校验字用于检验所发命令是否正确，帧尾7EH表示帧传输结束。数据帧共 128 byte，即128×8 bit，其中帧头为7EH、7EH表示一帧开始传输，Point1、Point0用于计算已传输出帧的个数，Point1表示计数器的高位数值， Point0表示计数器的低位数值，data0～data121表示所要发送的数据，校验字CRC1、CRC0用于检验所发命令是否正确，此类帧采用循环校验码CRC的16位校验方式，此帧不设结束标志，校验结束即表示数据帧传输结束。

三、通信协议的实现
1.通信协议的硬件实现
　　通信协议的硬件实现是在通信电台基带信号处理的硬件平台上实现的，通信协议的物理层硬件实现的关键包括DSP与PC交换数据电路和FPGA与DSP交换数据电路两部分。DSP与PC交换数据如图2所示，采用TMS320VC5416型DSP为通信电台的基带主控芯片，DSP通过MAX3111E型 UART接口芯片与PC机交换数据，MAX3111E芯片内有发送数据缓冲区和接收数据缓冲区，当MAX3111E收到DSP发来的一个byte时或接收到PC发来的一个byte时均产生中断触发信号触发DSP的外部中断三（INT3），DSP完成数据的收发，从而达到与PC交换数据的目的。FPGA与 DSP交换数据如图3所示，FPGA发送缓冲区满或接收缓冲区空时，产生一低电平触发DSP的一个外部中断（如INT2），首先在中断服务程序中判断是 FPGA发送缓冲区满事件产生的中断还是FPGA接收缓冲区空事件产生的中断，如果是FPGA发送缓冲区满事件中断时，FPGA通过数据总线方式向DSP 发送数据；如果是FPGA接收缓冲区空事件中断时，DSP通过MCBSP1口发送数据至FPGA的接收缓冲区。FPGA数据缓冲空或满状态作为DSP的中断触发事件，避免了DSP的CPU采用查询方式，节省了DSP的CPU资源和软件开销。

2. 通信协议的软件实现
　　通信协议的软件实现程序流程包括电台接收数据和电台发送数据两部分，电台收发数据的程序流程与图1中所示的通信原理基本相同。本文用C5416型DSP 为数字信号的主处理器，接收下变频模块来的数字信号完成解扩、同步等功能后进行去除符号间干扰的算法，再送FPGA完成编码信号的解码，解码后的信号送 C5416通过MAX3111E接口电路上传给PC机。PC机把需要发射的数据或命令通过MAX3111E、C5416送给FPGA进行信号编码以起到抗信道干扰的作用。本文在硬件平台上采用TPC（64，57）x（32，26）的信道编码方式，并且进行速率匹配（码率为0.75）和1.6 s交织后，在高斯信道下可以获得大约2.5dB的增益，仿真结果如图4所示，在瑞利信道下可以获得大约4 dB的增益，仿真结果如图5所示。

　　本通信协议的软件实现的难点在与如何用MAX3111E接口芯片实现DSP与PC的数据交换，硬件接口如图2所示，其中DSP通过多通道缓冲口（MCBSP）工作于串行同步接口（SPI）协议方式，软件主要包括MCBSP的初始化程序、MAX3111E的驱动程序、DSP外部中断INT3的服务子程序等部分，其中中断INT3的服务子程序流程图如图6所示。

四、结论
　　通过通信电台的测试结果表明，此通信协议设计正确、可靠，能顺利地保障通信电台之间信息的收发，具有较高的理论指导意义和实际工程应用价值。

参考文献

［1］陈丽，张利华，陈玉萍.一种新型通信控制器的实现［Ｊ］.华东交通大学学报，2002，（7）.
［2］梁永明，罗汉文，黄建国，等.一种基于软件无线电的信号处理方法［Ｊ］.通信学报.
［3］TMS320VC5416 DSP Reference Set［Ｚ］.TI公司.
［4］MAX3111E Reference Manual［Ｚ］.Maxim 公司.
［5］戴明桢，周建江.TMS320C54x DSP结构、原理及应用［Ｍ］.北京：北京航空航天出版社，2001.
［6］胡剑凌，徐盛．数字信号处理系统的应用和设计［Ｍ］.上海：上海交通大学出版社，2003.
()