|
摘要：系统级设计软件为复杂电子系统提供了一种全新的设计实现方法。本文用Cadence公司的SPW软件工具对数字电视传输系统进行系统级设计与仿真，介绍了系统级设计与仿真的完整流程。
1.引言
在数字电视的概念提出以前，高清晰度电视的开发是以模拟电视技术为基础的。数字电视的开发工作始于1980年代末期，当时集成电路技术与计算机技术的发展使得将高清晰图象和高保真音响以数字技术压缩进单一模拟电视频道成为可能。
在有限带宽内传输高清晰度电视对视频、音频压缩编码和信道编码都提出了更高的要求，而且在地面传输的情况下无线环境的各种衰落和干扰也不可避免，同时考虑到移动环境下的接收需求，在新一代的地面数字电视传输系统中必需引入无线通信的最新技术。数字电视广播和现代数字通信技术的结合，使得传统的电视传媒得以在通信网络的基础上新生。
我们在数字电视传输系统设计中采用了Cadence公司的系统级设计与仿真软件SPW(Signal Processing Worksystem)。在大型系统设计中只有实现算法和系统级的优化，才能对系统性能有极大的提升，因为它比底层优化具有更大的优化空间。
2.理想系统仿真
数字电视传输系统涉及调制、编码、发送和接收、解码、解调诸多子系统，但信道的建模对系统性能具有重要意义。在设计方法学上，可先考虑建立信道噪声和干扰不存在的理想传输信道，即着重调制、解调、编码与解码系统的设计。若以信号帧为基本信息单元，信号帧的同步头采用沃尔斯(Walsh)编码的伪随机序列，数据体采用多载波调制(OFDM)信号且由保护间隔(Guard Interval)和离散傅里叶变换（DFT）模块构成。
用SPW可以方便地调整参数及替换相关的模块，以便系统的总体性能最佳。对调制方式、纠错外码、时域和频域的交织编码、纠错内码的描述如信号流程图如图1所示。相应的接收过程是解码、解交织、解调制的过程，选用何种模式及选用什么参数只需在设计中简单地修改即可，不断调整参数和模块可实现系统总体性能的最优化。
图1 信号流程图
在调制和编码过程中提供了若干种可选的模式，如外码选用高数据率的RS(208,200)或高保护率的RS(208,188)等。这主要是为了对不同的数据提供不同的优先级和保护级别，达到分层传输的目的。理想系统仿真只对成帧、分帧、编码和调制验证其可行性。仿真分两部分：1)信号源用给定数据码流，以在接收端得到源码流为仿真正确的标准。2)信号源为一帧图象，在接收端解码后恢复此图象，这是一个直观正确的结果。3．高斯白噪声（AWGN）和多径性能研究。
因多径建模和信道估计算法相对较为复杂，故仿真较耗时。除了参数仿真，还做了MPEG2码流的仿真。用SPW得到满意的仿真界面如下图。
对应美国标准mpath_b信道模型，与本系统根据接收信号作出的信道估计结果作对比。可以看出这两者是非常匹配的。对系统参数的仿真结果如图2所示，纵坐标是误码率，横坐标是信噪比。
图2 多径性能参数仿真结果
4．系统同步性能仿真。
为了评估系统的同步性能，设计了专门仿真的同步电路，如图3所示：
图3 系统同步性能仿真
设计包括transmitter、Code acquisition、STR、AFC、FFT和Channel Estimation等部分，完整地实现了系统同步功能。仿真的交互式界面如图4所示。
图4同步性能仿真界面
图中的Time(ms)域示出的是实际系统运行的时间(与仿真时间不同)，下面各域表示频率偏移、时间偏移以及设计系统同步电路估计出来的频偏和时偏，右半部分的域表示了信道估计之前和之后对应的星座图。从仿真可以得到整个码同步捕获时间仅仅需要5ms, 这比同类系统的同步时间大大缩短，且时偏和频偏的纠正都达到了设计要求。
5．分层传输性能仿真
本系统中HDTV和SDTV以复合信号的形式传输。该复合信号由基本信号和增强信号两部分组成并且分别以不同的优先级别传送，基本信号和增强信号一起可以产生HDTV信号，仅用基本信号可以产生SDTV信号。这种方法的效率稍低于只传送HDTV信号，但是SDTV信号的抗干扰能力比HDTV大大提高，特别适合于移动接收环境。
具体实现中对基本信号（base signal）采用高保护级，而对增强信号(enhanced signal)采用一般保护级，这样可以实现SDTV和HDTV电视信号的分层传输。仿真时给出两组信号源，将HDTV和SDTV以复合信号的形式进行传输，对应于不同的调制方式。仿真结果表明系统在信噪比很高(如22dB)时能够接收到高清晰度的电视信号，信噪比下降以后(如10dB) 由于高保护级的信号仍然能够被接收，所以用户还可以接收标准清晰度的数字电视信号，甚至当信噪比已经无法忍受时仍然能够收听到高保真的声音。
综上所述，采用SPW软件进行系统级设计与仿真可以让设计者把主要的精力放在系统的算法实现及优化上面，而不必过多地考虑具体硬件实现。当这些系统级仿真都全部完成以后，我们可以采用Cadence的硬件设计系统HDS、Verilog仿真软件Verilog-XL和NC-Verilog、SPW和Verilog描述的接口协同仿真软件等把SPW中的系统设计转换为Verilog语言硬件描述，之后再用FPGA实现、PCB布板进行验证。最后把完整的设计做成ASIC。
() | 
