|
半导体行业的领导企业已经承认氮化物存储的潜力，因为他们正面临以更低的成本和更高的性能生产更高容量存储产品的挑战。Spansion公司在每单元两位的技术上获得成功，加之浮栅技术在满足更小工艺节点上可以预见到的问题，已经激起业界对氮化物存储技术的兴趣和研究。Spansion已经开始生产业界首款可商用的每单元4位的技术- Spansion MirrorBit Quad。MirrorBit Quad在一种非导电的氮化物存储介质上存储两种不同数量的电荷，与浮栅技术相比，具有成本、可靠性和制造上的根本优势。 MirrorBit单元与浮栅单元具有很大的不同，因为它通过在存储单元的两个相反的面上存储两个物理上不同的电荷使存储容量倍增。标准的浮栅单元使用具有导电性的多晶硅浮栅来保存电荷，MirrorBit单元采用了一种非导电氮化物存储介质来避免不同的电荷流动到一起，在整个存储介质中进行均衡。因此MirrorBit技术消除了使用浮栅的问题，这改善了可靠性，减少了工艺步骤。通过在单元内开发均衡的、可互换的源和漏极区，产生了两个物理上不同的非交互的电荷存储区，每个区代表一个信息位，直接映射到存储器阵列，每个单元包含两个信息位。 MirrorBit技术的简单工艺技术与浮栅相比的另外一个差别是逻辑有效的集成，通过将很高的闪存密度与很高的逻辑容量集成有效地解决了长期困扰业界的一个挑战。由于能集成大量的逻辑降低了成本，否则采用其他的解决方案将需要采用分立的逻辑硅片。 MirrorBit Quad通过不断地在两个电荷位置的每个上存储电荷，同时增加在每个位置上存储不同量或电荷状态的能力，使MirrorBit的存储密度倍增。通过在每个位置上存储四种不同的电荷量，现在一个单元可以存储4x4或16种不同的电荷组合，等效于实现每个单元4位信息存储。 所有的MLC闪存架构必须解决不同电荷状态的问题，这增加了准确地注入和检测在存储介质中减少的电子数量的难度。然而，与传统的MLC闪存相比，MirrorBit Quad具有两个明显的优势。 首先， MirrorBit Quad单元中的电荷与最初的MirrorBit单元一样，存在于非导电的氮化物介质中。这使得在MirrorBit单元中存储电荷与通常的闪存单元中的导电多晶硅栅中通过隔离氧化物可能的电荷泄漏相比，对电荷泄漏的敏感性低很多。在隔离氧化物中任何地方出现的瑕疵都会导致电荷泄漏。随着每单元的位数量的增加，在相邻状态之间存储的电子数量的差异降低，加剧了电荷泄漏的问题。 其次，在MirrorBit存储单元中具有两个电荷存储位置，能实现在每个位置上四种不同的电荷状态，获得每个单元4个存储位。而相比于传统的MLC浮栅闪存单元，每个单元4个数据位需要在一个位置上有16(24)个不同的电荷状态。存储和检测16个不同的电荷存储状态的挑战性非常大，需要强大的ECC解决方案。 
图1：MirrorBit Quad在单个存储单元中能提供四位的存储性能。
与浮栅NAND和NOR架构相比，MirrorBit Quad架构设计用于非常密集的版图。由于每个单元增加了存储容量，在相同的工艺技术节点下，MirrorBit Quad技术能实现比浮栅多级单元NAND闪存技术单位位的有效单元尺寸小30%。 除了与浮栅技术相比所固有的效率，MirrorBit Quad技术还能比浮栅技术更适应更小的工艺节点，对于后者来说，在40纳米以下将面临极大的挑战。 与MirrorBit技术一样，MirrorBit Quad技术能在同一块硅片上有效地集成逻辑电路。这就允许产生复杂的集成控制器、处理器和系统级接口，实现更多的创新产品。这还能给客户带来专用标准产品(ASSP)，这比单纯的存储器子系统多得多，因而能降低采用MirrorBit器件的终端系统的成本、尺寸和复杂性。 对于使用MirrorBit技术更别具诱惑力的是，它可能在未来实现每个单元更高的位数。通过扩展该技术来支持6个电荷状态或每个电荷位置的电平，一个单元可能存储5位的信息，或者是大多数先进MLC浮栅技术所能存储信息的两倍，对于后者来说，这需要32个电荷状态才能获得每个单元相近的存储容量。 Spansion认为MirrorBit Quad是海量数据存储的下一代技术，并计划实现带很多种不同接口和功能的解决方案。这些解决方案将能扩展集成的闪存存储器市场上器件的存储容量，可能使得全新的产品类别得以实现。
() | 
