pcb设计中的信号完整性问题

　
　　1.反射问题
　　2.串扰问题
　　3.过冲和振荡
　　4.时延

　　反射问题：传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。

　　多点反射

　　反射原因：
　　*源端与负载端阻抗不匹配
　　*布线的几何形状
　　*布线的走向，过孔
　　*不正确的线端接
　　*经过连接器的传输
　　*电源平面的不连续等。

　　串扰问题：
　　*串扰：两条信号线之间的耦合
　　1.容性串扰
　　*当线路以一定的距离彼此靠近时，会出现这种情况。
　　*容性耦合引发耦合电流
　　2.感性串扰
　　*不需要的变压器的原线圈和次级线圈之间的信号耦合
　　*感性耦合引发耦合电压。

　　串扰问题：
　　PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
　　*电容和电感的串扰随负载阻抗的增加而增加，因此所有易受串扰影响的线路都应当端接线路阻抗。

　　减少容性串扰的方法：
　　*分离信号线路，可以减少信号线路间电容性耦合的能量。
　　*利用地线分离信号线路，可以减少电容的耦合。为了提高有效性，地线应每隔λ/4英寸与地层连接。（λ波长是指信号在单位时间传送的距离。）

　　一般原则：
　　每2-5cm打过孔。

　　容性串扰的仿真结果
　　减少感性串扰的方法
　　*为了解决电感的串扰问题，应当尽可能地减小环路的大小。
　　*通过避免信号返回线路共享共同的路径这种情况，也可以减少电感串扰、过冲和振荡
　　*过冲(overshoot)：过冲能够引起假时钟或总线数据读/写错误。
　　*振荡(ringing) ：振荡的现象是反复出现过冲和下冲。
　　信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。
　　振荡可以通过适当的端接予以减小，但不可能完全消除。

　　时延：一组总线内各信号线的不同时延
　　时钟与信号：尽可能保证宽的窗口